2nm工藝日本殺出來了！多年厚積薄發：這實力太強
談到日本的半導體行業，大部分人行業人士都對他們的優劣勢有充足的了解。
優勢方面，他們的半導體設備、材料、被動元件、射頻乃至功率器件都在全球名列前茅。例如在當前熱門的第三代半導體，5G射頻和EUV光刻膠方面，他們都有着其他競爭對手所不具備的優勢。
如果談到劣勢，那就更加為大家所熟知。雖然日本廠商能從上游卡住很多企業，但眾所周知的是，在過去三十多年發展起來的Fabless、Foundry和OSAT這三個方面，日本幾無建樹。
在過去，半導體全球供應鏈還處於和平相處的時候，這並沒有什麼問題。日本憑藉其上游供應優勢，也能在半導體複雜的供應鏈卡住重要位置。
但進入最近兩年，中美、日韓之間的地緣政治時間頻發，嚴重影響了曾經的半導體供應鏈的正常運行，這就驅使中美韓歐開始了半導體自主可控的探索。作為曾經的半導體行業老大，日本當然也不例外。
從最近他們的動作看來，2nm工藝似乎會將是他們的一個發力點。
2nm的明爭暗鬥
雖然曾經有不少人對於晶體管的繼續微縮有疑問，但因為蘋果、AMD英偉達、AI芯片和高性能計算芯片開發商等廠商對新工藝有極迫切的需求。這就推動三星和台積電踴躍投入其中。
首先看台積電方面，去年媒體的報道顯示，公司在在2nm製程工藝方面取得了重大突破，並將於2023年下半年進行小規模試產，2024年可大規模量產。
從相關報道可以看到，台積電在2nm工藝上將放棄延續多年的FinFET（鰭式場效應晶體管），轉向新的多橋通道場效應晶體管(MBCFET) 架構，解決FinFET持續微縮帶來的漏電問題。這正是三星在3nm上採取的方法。
據三星方面介紹，與7nmLPP 製程技術相較，公司的3GAE 製程技術可在同樣功耗下可使性能提高30%，或同樣頻率下能讓功耗降低50%，而整體電晶體密度最高則可提高80%。
在ISSCC上，三星還介紹了其首個使用MBCFET 技術的SRAM 芯片，據透露，這個256Gb 芯片面積僅為56mm²。他們進一步指出，與現有芯片相較，使用MBCFET 技術的寫入電壓降低230mV。據預計，他們3 nm的MBCFET製程會在2022年投產。相信這也將延續到他們的2nm製程上。
除了這兩家晶圓代工巨頭，歐盟也打起了2nm的主意。
在今年三月，歐盟委員會正式發佈《2030 Digital Compass》規劃書，為當地未來10年的半導體產業發展提出了最新目標。歐盟方面表示，歐洲在整個半導體市場中僅佔10％的市場份額，這遠低於其經濟地位。此外，Covid-19和地緣政治緊張局勢使人們擔心歐洲關鍵技術的對外依賴。
歐盟方面指出，他們擁有減少依賴所需要的一切技術。如ASML、Zeiss、Thermo Fisher、Applied Materials、Nova和KLA等企業，ARCNL, imec, PTB, TNO 和TU/e等研究所以及IBS、Recif、Reden和Unity等機構能為其提供多方面支持。
因此歐盟想要制定雄心勃勃的計劃，從芯片設計到向2nm節點發展的先進制造，以求差異化並引領我們最重要的價值鏈。
歐盟方面進一步強調，需要加強歐洲開發下一代處理器和半導體的能力。為高速連接，自動駕駛汽車，航空航天與國防，健康和農業食品，人工智能，數據中心，集成光子學，超級計算和量子計算等行業和應用提供最佳性能的芯片。
作為一個擁有多方面領先優勢的國家，日本也蠢蠢欲動。
日本的不甘人後
其實在去年五月，就有外媒報道日本政府正在尋求吸引國外優秀的芯片製造商能赴日本建立圓晶工廠，以促進日本在半導體行業的發展。但後來的台積電決定了去美國建廠，這就從某種程度宣告了他們的計劃落空。
但日本並不甘心，轉而拉攏台積電去當地建設封裝廠。
媒體在今年一月的報道也指出，台積電將與日本經濟產業省成立合資公司，在東京設立先進封測廠。而根據《日刊工業新聞》報導，台積電是要在日本茨城縣筑波市新設技術研發中心， 研發中心包括晶圓製程及3D封裝。
從過往的報道看來，日本的這個決定也是有其背後的考量的。
因為晶體管微縮受限，過去多年在業界就存在一個觀點，那就是借用先進封裝可以繼續推進芯片性能的提升。而台積電在去年九月更是推出了其3D Fabric平台，將SoIC、CoWoS、InFO等技術家族囊入其中，能串聯高頻寬存儲、異構整合和3D堆疊，以提升系統能耗，並縮小面積。
台積電研發副總余振華也以TSMC的SoIC技術為例，講述他們這個平台的優勢。他指出，這個技術可將低溫多層存儲堆疊在邏輯芯片上，幫助延伸摩爾定律。而公司現在已成功將4層、8層與12層低溫多層記憶體堆疊在邏輯芯片上，其中12層總厚度更是低於600微米，這讓公司在未來可以實現堆疊更多層的可能。
雖然日本已經緊抱台積電，為未來發展先進芯片製造做好了一部分準備。但從日前的新聞看來，日本的野心並不止於此。
日經新聞的最新報道指出，日本經濟產業省最快在本周內，會召開與日本半導體產業有關的檢討會，除了會探索瑞薩電子工廠火災對汽車生產的影響，以及汽車業供應鏈不穩定的隱憂外，日本政府還計劃府着眼朝着數字化發展的當前經濟，讓半導體供應鏈體質更加強韌，並從經濟安全保障等觀點，重新擬定中長期的政策。
日經進一步指出，日本政府將提供資金支持、協助日本企業研發2nm以後的次世代半導體製造技術。
為實現這個目標，他們除了繼續保持和台積電、Intel等半導體大廠進行大範圍的意見交換來進行研發外，他們還將與佳能、東電、SCREEN等本土設備巨頭攜手，重振日本在先進研發方面的實力。
據報道，這支該獲得經產省資金援助的研發團隊目標在2020年代中期確立2nm以後的次世代半導體的製造技術，並設立測試產線，研發細微電路的加工、洗凈等製造技術。
厚積薄發的底氣
正如文章開頭所說，雖然日本沒有先進的晶圓廠，但他們在先進工藝的上游有很重要的布局。以現在炙手可熱的EUV光刻為例，雖然大家都知道全球目前荷蘭公司ASML能提供領先的EUV光刻機。
但在半導體行業觀察之前的報道中，我們可以看到日本公司在這個領域多個環節的實力。
首先來看缺陷檢測設備，如果作為原始電路板的光掩模中存在缺陷，則半導體的缺陷率將相應增加。
最近幾年需求增長尤其旺盛的是EUV光罩（半導體線路的光掩模版、掩膜版）檢驗設備，在這個領域，日本的Lasertec Corp.是全球唯一的測試機製造商，Lasertec公司持有全球市場100%的份額。
日本另一個佔據100%市場份額的是東京電子的EUV塗覆顯影設備，該設備用於將特殊的化學液體塗在硅片上作為半導體材料進行顯影。1993年東電開始銷售FPD生產設備塗布機/顯影機，2000年交付了1000台塗布機/顯影機「 CLEAN TRACK ACT 8」。
在EUV光刻膠方面，日本的市場份額更是遙遙領先。據南大光電在今年三月發佈的相關報告中披露，如下圖所示，全球僅有日本廠商研發出了EUV光刻膠，由此可以看到他們在這方面的實力。
國際主要廠商在半導體光刻膠產品的產業化進度（source：南大光電）
在先進工藝研發方面，還有一個重要環節，那就是本節開頭談到的EUV光刻機，這也是日本在先進工藝研發上將佳能納入其中的原因。
雖然這家曾經的光刻機巨頭在這個領域已經被ASML拋離，但他們在光刻方面的積累，能某種程度上給日本的先進制造提供指引。
除了上述談到的一些技術和企業外，如上圖所示，日經在昨天的報道中，也披露了日本在半導體製造的多個環節參與其中。
由此可見，對於日本來說，要想在芯片製造上搞出一些浪花，是有其深厚的底氣。與此同時，日本富岳「超算」上的富士通的48核Arm芯片A64FX的超強性能表現加上索喜5nm芯片的新聞表示，日本在先進芯片上也有其實力所在。
在這些企業的配合下，相信日本復興半導體先進芯片技術乃至建造先進工藝晶圓廠，都有潛在的可能。當然，是否真會這樣做晶圓廠，又是另一個層面的討論。
<
