Verilog RTL優化策略（一）：推薦使用assign語法替代if-else和case語法 2021 年 9 月 15 日 筆記 參考 《手把手教你設計CPU——RISC-V處理器篇》 先給出不用if-else和case的原因 Verilog … Continue Reading
