1+1終於能等於2了？華為在嘗試的先進封裝到底是什麼
上個月啊，華為開了自家的年度財報大會，向大家公布了自己去年一年的營收結果。
營收 6368 億，同比下降 28.6%。利潤 1137 億，同比增長 75.8%。。。
看起來在好像是華為在被制裁後還給出了一份不錯的答卷，但是另一方面吧。。。
我們也都知道它失去了什麼。
所以在發布會上，被問到和晶片相關的問題時，華為的輪值董事郭平說了這麼一句話：
「 解決晶片問題是一個複雜的漫長過程需要有耐心，未來我們的晶片方案可能採用多核結構，以提升晶片性能。」
然後沒過幾天，華為就公布了一項 「 晶片堆疊 」 的專利。
去年的小道消息，居然。。。
雖然這次公布的專利只有一頁，但是關於華為是否能夠使用 「 雙芯疊加 」 的技術的討論，總算是進入到了第二個階段。
所以。。。現在也是時候重新來盤一盤這項名叫晶片疊加 —— 或者說「 先進封裝 」的技術了。
它是個新鮮概念嗎？它又真能實現 14 nm 製程造出 7 nm 晶片的效果嗎？
大家別著急，咱們一步一步慢慢聊。
>/ 晶片疊加，新鮮概念？
其實不是，英特爾在二十年前奔騰 D 的時代就搞過類似的技術了，
當年還和 AMD 在這方面吵了一波口水架。
以及，這幾年咱們身邊不少的晶片：比如 AMD 的執行緒撕裂者，Intel 的 12 代Core，蘋果的 M1 Ultra。。。
它們多多少少也有用上先進封裝製程，也算是疊加晶片。
所以華為說要搞 「 雙芯疊加 」，從晶片製造製程的角度講，是靠譜的。
不過話說到這裡，可能大家還是對晶片疊加 （ 先進封裝 ） 的概念一頭霧水。
所以要想繼續往下說，我們得先介紹一下先進封裝的好兄弟 —— 先進位程。
所謂先進位程，其實就是指的每年最新的晶片製造製程：前年是 7nm，去年是 5nm。
到了明年估計該到 3 nm 了。
但是吧。。。這電晶體的體積也不能無限制的縮小。
而且單顆晶片的面積大小又有一定的限制，不能無限制的弄大。
所以，像蘋果 M1 Ultra、AMD 5800X3D 這類把好幾顆小晶片連成一個整體的「多芯融合」設計，被大家給整了出來。
同時，先進封裝的概念也被擺到了檯面上。
所謂先進封裝，其實就是用來「 提高多個晶片之間的互訪和溝通能力 」的技術。
大家別急，下面我用人話把這句話解釋一遍。
不少小夥伴可能對前些年的顯示卡交火還有點印象，在老黃那兒叫 SLI。
能讓兩張顯示卡同步處理工作。
聽起來和這個 「 雙芯疊加 」 是不是有些像。
當年這技術出來的時候是講的天花亂墜啊，比如說什麼可以同步渲染啊，畫質增加啊，能夠交替渲染，顯著提升遊戲幀率啊。。。
可結果大家興沖沖的拿過來一嘗試，結果發現提升最大的場景是在用魯大師跑分。
幀率不穩定，還有畫面撕裂的問題。。。—— 這別說提升了，能不拖後腿就算好了。
這問題其實出在晶片間的互聯能力上： 電路板的兩端就好像是隔著十萬大山，兩顆晶片間的資訊交換嚴重受阻。
所以任務無法分配，交叉驗證過程受阻，協同計算更是無從談起。
換句話說，以前的雙核晶片就好比是雇了兩個互不聯繫的秘書 —— 誰都以為對方在幹活，所以最後沒人在幹活。
效率反而沒只有一個核心來的高。
而先進封裝呢，其實就是把兩顆晶片之間的大山鑿穿，用數不清的電路把兩顆晶片間的互訪安排了個明明白白。
每顆核心的任務也就安排了個明明白白。
前一陣蘋果大火的 M1 Ultra 就用上了來自台積電的先進封裝製程，結果大家也看見了：
兩顆獨立的 M1 Max 晶片粘在一起，非但沒有像以前的雙核晶片那樣性能極度拉跨，反而幾乎實現了 1+1 = 2 的性能提升。
可以說，先進封裝是在先進製程受阻的情況下，通過 「 多芯融合 」 實現性能提升的先決條件。
>/ 這麼神奇的
東西 是怎麼做到的呢？
過去的晶片和晶片之間想要互相溝通，需要把它們插到電路板上才行。
而先進封裝就不一樣了，不需要繞這麼多花花腸子。
別看目前的先進封裝製程有三星的 FOSiP I/X/R/H-Cube，台積電的整合 3DFabric，其中包括InFo-PoP/oS，InFo_SoW，CoWoS-S，SoIC。英特爾的 EMIB，Foveros，Foveros Omni/Direct，還有英飛凌的 Fan-out 等等等等。
圖源：weibo @giratinar▼
但其實它們的目的都是一樣的： 就是讓晶片們面對面貼貼！
這樣的好處毋庸置疑，晶片貼貼互聯，訊號之間傳輸的路徑更短，通訊頻率更高，晶片總體積更小，不用再像以前那樣，走又慢又堵的 PCB 板才能通訊了。
這裡就拿台積電的 CoWoS-R 來舉個例子。
其中的 CoWoS 是基板 疊晶圓 再疊晶片 （ Chip-on-Wafer-on-Substrate ） 的意思，後面的 R 是指圖中的有機基板中間層 （ RDL Interposer ） 。
在這個封裝中，相當於在晶片底下的有機基板中間層里鑿穿了一大條地鐵網路，讓跨晶片的數據溝通變得非常的順暢。
只要這 「地鐵網路」 修的到位，就相當於就是在原有製程不變、單晶片大小不變的情況下，翻倍了電晶體的數量，也實現了最終目標 —— 獲得更出色的晶片性能。
欸不過吧，話又說回來了。
咱們都知道晶片生產是一個牽一髮而動全身，高度耦合的行業，這先進封裝看起來好處多多，可又有哪些代價呢？
>/ 「 先進 」 帶來了什麼？
嗯。。。首先，新製程嘛。
對生產和研發他們的工廠來說，自然是又貴又難。
而且吧，先進封裝生產出來的雙核心處理器並不一定適合所有形態的電子設備。
因為雖然先進封裝解決了兩顆晶片同時運行性能拉跨的問題，做到了 1+1 ≈ 2。
但是先進封裝多顆晶片卻是徹底反著來的：我不是用更先進的製程換性能，而是用更大的晶片規格換性能。
在性能(不一定能)翻倍的同時，兩顆晶片產生的功耗和發熱，卻可能是 1+1 > 2。
又大又熱又費電，這就和手機廠商們的目標有些背道而馳了。
所以以往多芯封裝的產品大多見於台式機、伺服器這種不需要考慮續航的設備；蘋果的 M1 Ultra 也是給了插電的 Mac Studio，而非用電池的 MacBook。
假如說，華為真的要採用雙芯疊加的先進封裝，那麼大概率首批採用的設備也是鯤鵬系列台式機，而不是麒麟手機處理器。
不然那個發熱和續航不見得會很好看。。。
但是，雖然我覺得華為的手機不見得會上雙芯封裝的處理器，可是大家別忘了，先進封裝製程的範圍可不僅限於把兩顆 CPU 粘在一起。
還可以給 CPU 貼貼上一些 「 有意思 」 的東西。
就比方說——AMD 即將發布的 5800X3D 先進封裝處理器，裡面的 CPU 核心還是只有一顆，真實性能跑分沒比以前的 5800X 強多少。
比隔壁的英特爾 i7 都差了一大截。
但是它打遊戲的幀數暴漲，能跟理論性能強了一圈的 i9 打的有來有回。
向左滑動
就是因為 AMD 通過先進封裝製程，把 CPU 內核和快取晶片貼在了一起。
CPU 到快閃記憶體的連接密度是傳統封裝製程的 200 倍。
反映到實際場景中，就是降低了遊戲掉幀和卡頓的概率 —— 因為 CPU 讀取指令和輸出結果的環節變得更順暢了。
恩。。。這種先進封裝的路線，說不定才是華為真正想採用的。
不過話又說回來了，雖然先進封裝是一項解決製程製程精度不足的好技術。
假如華為用好了，14 nm 的晶片打 7 nm，7 nm 的打 5 nm 並非是一句空氣。
可是，費力折騰先進封裝的前提是「製程受限」，這是一切問題的根源。
所以要我說，我不想看華為拿 14 nm 的晶片打別家 7 nm 的晶片。
我希望看到的場景，還是華為能像友商們一樣，用上半導體行業最新的製程和技術。
作為一個「 晶片攪局者 」，再造出一款像麒麟 9000 這樣的神 U。
