AMD、ARM、Intel、高通、三星、台積電等十巨頭在一起！

3月2日，ASE、AMD、ARM、Google雲、Intel、Meta(Facebook)、微軟、高通、三星、台積電十大行業巨頭聯合宣布，成立行業聯盟，共同打造小晶片互連標準、推進開放生態，並制定了標準規範「UCIe」。

UCIe標準的全稱為「Universal Chiplet Interconnect Express」(通用小晶片互連通道)，在晶片封裝層面確立互聯互通的統一標準。

UCIe 1.0標準定義了晶片間I/O物理層、晶片間協議、軟體堆棧等，並利用了PCIe、CXL兩種成熟的高速互連標準。

該標準最初由Intel提議並制定，後開放給業界，共同制定而成。

UCIe標準面向全行業開放，相關白皮書已提供下載，規範也可以聯繫UCIe聯盟獲得。

隨著行業、技術的變化，傳統單一製程、單一晶片的做法難度和成本都越來越高，亟需變革。

數據顯示，10nm晶片的設計成本為1.744億美元，7nm晶片飆升到2.978億美元，5nm晶片更是高達5.422億美元，即便是行業巨頭也越來越吃力。

為此，晶片巨頭們在推動先進製程的同時，也在全力開發新的封裝技術，將多顆不同製程、不同功能的小晶片，通過2D、2.5D、3D等各種方式，整合在一起，更靈活地製造大型晶片。

AMD目前的Ryzen、霄龍處理器，Intel未來的Core、至強處理器，都是典型的小晶片。

Intel Ponte Vecchio計算加速卡更是集大成者，4844平方毫米的空間內封裝了多達63個Tile小晶片單元，使用五種不同的製造製程，電晶體總數超過1000一個。

當然，以往的小晶片封裝都是各家廠商自行其是，而新的UCIe標準規範，讓不同廠商的小晶片互通成為可能，允許不同廠商、不同製程、不同架構、不同功能的晶片進行混搭，x86、ARM、RISC-V集成在一起也不是不可能。

事實上，就在日前，Intel明確提出要推動開放的小晶片平台，並橫跨包括但不限於x86、ARM、RISC-V等多樣化指令集，打造模組化產品。

顯然，Intel當時說的就是這個UCIe聯盟。