適用於未來的暗硅嵌入式芯片多處理器的節能異構存儲架構（CS Hardware Architecture)

• 2019 年 12 月 30 日
• 筆記

原文題目: An Energy-Efficient Heterogeneous Memory Architecture for Future Dark Silicon Embedded Chip-Multiprocessors

摘要： 主存儲器在嵌入式系統的總體能耗中起着重要作用。在納米時代的未來設計中使用傳統的存儲技術會導致泄漏功耗和溫度相關問題的急劇增加。新興的非易失性存儲器（NVM）技術提供了許多理想特性，例如接近於零的泄漏功率，高密度和非易失性。它們可以極大地減輕將來的嵌入式芯片多處理器（eCMP）系統中的內存泄漏功率問題。然而，它們遭受諸如有限的寫入耐力和較高的寫入能量消耗的挑戰，這限制了它們在現代存儲器系統中的採用。在本文中，我們提出了一個凸優化模型來設計3D堆疊式混合存儲體系結構，以最大程度地減少深色硅時代未來嵌入式系統的能耗。該提出的方法滿足耐久性約束，以設計可靠的存儲系統。我們的凸模型優化了存儲層上eDRAM和STT-RAM存儲庫的數量和位置，以在未來的eCMP中利用這兩種技術的優勢。能耗是深色硅時代的主要挑戰，它是這項工作的主要目標，並且通過詳細的優化模型將能耗降至最低，以便設計可識別深色硅的3D芯片多處理器。實驗結果表明，與Baseline內存設計相比，該架構將3D CMP的能耗和性能分別平均提高了約61.33％和9％。

原文作者：Salman Onsori, Arghavan Asad, Kaamran Raahemifar, Mahmood Fathy

原文地址：https://arxiv.org/abs/1912.06576