Verilog RTL优化策略（一）：推荐使用assign语法替代if-else和case语法 2021 年 9 月 15 日 筆記 参考 《手把手教你设计CPU——RISC-V处理器篇》 先给出不用if-else和case的原因 Verilog … Continue Reading
